世界初 V-NANDフラッシュメモリ
革新的な V-NANDテクノロジーにより半導体製造プロセスの壁を突破
爆発的に増え続けるデータ需要
- Facebook: 1日にアップロードされる写真は 2,500 億枚
- Twitter: 1分あたり 100,000 件のツイート
- YouTube: 毎分 30 時間分のビデオがアップロード
- Flickr: 毎分 3,000 枚の写真がアップロード
- Foursquare: 毎分 2,000 回以上のチェックイン
<p”>全世界のデータ送信量は、爆発的なペースで増え続けており、新たに1日に生成されるデータ量も史上最高を更新し続けています。約 4 エクサバイトのデータが毎月送信されており、これは2016 年には2014年比2.5倍にも相当する毎月 10 エクサバイトへと増加すると予想されています。このような爆発的なデータの増加に対応するために、NANDフラッシュメモリの製造プロセスには、革新的な改善が必要とされていました。
いいことづくめの新技術
「Samsung V-NAND」
- 大容量化
- 高速化
- 耐久性の向上
- 電力効率の向上
新開発のSamsung V-NAND は、Solid State Drive (SSD) を始め、さまざまな家電製品や情報機器への採用が予定されています。スマートフォンやパソコンでは、レスポンスの大幅な向上・バッテリーの駆動時間の増加に寄与し、データセンターでは電力消費を抑制しつつ、生産性と耐久性を向上させることが期待できます。
微細化プロセス制限の壁を打ち破った
Samsung V-NAND
過去15年でNANDフラッシュメモリのセル構造は、120nmプロセスから10nm台プロセスへと進化し、チップ当りの容量も100倍になりました。しかし、この微細化プロセスもセル間の信号干渉などの物理的な問題の克服は極めて困難で、10nm台プロセスが限界と言われています。加速度的に増大する大容量化と信頼性の両立への要求。この困難な課題にあたりSamsungは限界と言われている微細化プロセスの制限をどのように打ち破ったのでしょうか。その秘密は、V-NAND の「V」にあります。Samsungはセルを「Vertical」に、つまり立体化して積み重ねたのです。
微細化テクノロジの問題点
半導体プロセスの微細化は、メモリ工学の分野では特に重要です。メモリ構造の微細化が進むにつれて、世界中で使われるモバイルデバイスの小型化も、日進月歩で進んでいます。Samsungは世界の半導体微細化テクノロジーのリーディングカンパニーとして、基礎研究に多大なリソースを投入しつつ、微細化テクノロジーの抱える2つの大きな課題を解決すべく、努力を重ねてきました。
セル間の干渉
電子がセルに流入する際に隣接するセルに電子が漏れる現象を、カップリング効果といいます。隣接するセルに漏れた電子は、そこに保存されているデータを改変・破損を起こします。この干渉は、セル間の距離が 30nmを超えているときは発生しませんが、20nmを下回るとデータ破損の危険性が高まります。
パターニング
パターニングとは、密度を高めるためにリソグラフィ用に開発された製造技術です。パターニングプロセスは、10nmプロセスレベルで限界に達します。
微細化が抱える問題点の克服
Samsungはこれまで、データを破損させるセル間干渉とパターニング限界の問題を解決するために、さまざまなテクノロジーを開発し採用してきました。2D平面NANDで使用されていた伝導体に代わり、V-NANDでは絶縁体を採用。セルはデータ書き込み後でも安全に電子を保持できます。又、Samsung V-NANDは、垂直に積層されたセル構造により、ビット線の幅が広がるため、セル間の干渉を事実上排除します。
3次元積層化技術は、2013年に24層の試作に成功し、2014年6月には32層の製品化を実現しました。リソグラフィの代わりに積層を使用して容量を増やすことで、パターニングの限界の問題も同時に解決しています。